Introduction - If you have any usage issues, please Google them yourself
This procedure for VERLOG HDL prepared with a full adder 3.
Packet : 25811221adder.rar filelist
第一次作业加法器\half_adder.v
第一次作业加法器\ test_bench.v
第一次作业加法器\adder_1.v
第一次作业加法器\adder_3.v
第一次作业加法器